Ввиду сохраняющихся ограничений на полное открытие архитектуры «Эльбрус», компания МЦСТ проводит научно‑исследовательскую работу по вопросу создания микропроцессора на базе открытой архитектуры RISC‑V.

Первая модель с рабочим названием RV2024 (1891ВМ128) придёт на смену процессорам семейства МЦСТ-R на базе архитектуры SPARC, поддержка которой со стороны разработчиков ПО сокращается.

Напротив, для архитектуры RISC-V программного обеспечения появляется всё больше, поэтому новые процессоры МЦСТ с рождения станут частью растущей экосистемы.

В процессорах МЦСТ-RV будут Э-ядра и Р-ядра — как отсылка к производительным ядрам Эльбрус и энергоэффективным ядрам RISC (SPARC) в предыдущих семействах процессоров, разработанных МЦСТ.

Производительные Э-ядра будут 2-поточными и иметь по 6 арифметико-логических устройств, исполняющих до 2 операций в такт над 128-разрядными регистрами — всего 24 операции в такт в пересчёте на стандартные 64-разрядные операнды.

Энергоэффективные Р-ядра будут иметь по 1 такому исполнительному устройству, без поддержки многопоточности.

20 производительных Э-ядер разделены на 2 кластера:

▪️16 ядер общего назначения для исполнения программного кода;

▪️ 4 специализированных ядра графического процессора и 2D/3D-ускорителя с интегрированными аппаратными видеокодеками

24 энергоэффективных Р-ядра также представлены в 2 вариациях:

▪️ 16 ядер общего назначения;

▪️ 8 ядер со встроенным нейроускорителем NeuroMatrix NMC42 фирмы «Модуль»
для задач ИИ, в том числе машинного обучения.