YuriPanchul 15 сен 2021 в 09:26High-level pipelining in TL-Verilog, RISC-V from Imagination, formal tools and open-source EDA on ChipEXPO in MoscowВремя на прочтение3 минКоличество просмотров2.1KАлгоритмы*Промышленное программирование*FPGA*Программирование микроконтроллеров*Производство и разработка электроники*Всего голосов 3: ↑2 и ↓1+1Добавить в закладки2Комментарии2
NR_electronics 28 сен 2021 в 08:08Здравствуйте. Где можно посмотреть видео запись "19-я международная выставка электроники ChipEXPO-2021 " - ?
High-level pipelining in TL-Verilog, RISC-V from Imagination, formal tools and open-source EDA on ChipEXPO in Moscow